Стартап из Бристоля ВайперКор ставит перед собой задачу переосмыслить конструкцию процессора, поскольку британская компания разрабатывает 5-нм чип и карту, предназначенные для ускорения приложений серверного класса без необходимости внесения изменений в существующий программный код.
По словам компании, перенеся сложность управления распределением памяти с программного обеспечения на аппаратное обеспечение, можно сэкономить до 80% процессорных циклов, обычно необходимых для выполнения функций распределения памяти. Такой подход обеспечивает полную безопасность памяти на уровне шлюза внутри процессора, одновременно улучшая использование кэша, уменьшая задержку обработки событий и снижая общие требования к куче памяти.
Архитектура управления памятью VyperCore ускоряет работу C и C++ в 2 раза, а Python — в 5 раз без изменения исходного кода, что делает ее особенно ценной для обработки неоптимизированного кода, созданного искусственным интеллектом.
От тостера к серверу
Рассел Хаггар, соучредитель, генеральный директор и председатель VyperCore, сказал: eeNews Европа«Мы являемся процессорной компанией и обещаем увеличение скорости в 5 раз без изменения строки кода с аппаратной защитой памяти. Это может быть в любом процессоре, от тостера до сервера».
В прошлом году VyperCore привлекла 4 миллиона фунтов стерлингов финансирования и в настоящее время находится в процессе привлечения дальнейших инвестиций для дальнейшего развития своего продукта. Компания также нанимает инженеров по аппаратному и программному обеспечению и планирует удвоить команду в своих офисах в Бристоле и Кембридже. Первый продукт VyperCore, одноядерный процессор RISC-V под названием Akurra, в настоящее время работает на FPGA. В следующем году стартап планирует выпустить одноядерный тестовый чип, а затем коммерческий многоядерный серверный чип и карту-ускоритель.
Хаггар подчеркивает, что технология VyperCore может быть встроена в самые разные процессоры, но ее первоначальная цель – ускорение приложений центров обработки данных. «Мы стремимся к созданию 64-битного четырехъядерного процессора RISC-V серверного класса, возможно, в N5. [5nm] и оборудование серверной карты», — пояснил он. Производство запланировано на конец 2026 года.